作者：電子創新網張國斌

2nm、GAA、3D封裝、chiplet、異構。。。。近年來，隨著半導體工藝的進步，單顆

IC

的電晶體數量已經從百億向千億甚至萬億數量發展，功能複雜需求也讓單顆

IC

也集成了越來越多的

IP，此外 ，工藝的進步也帶來了製造商良率的問題，

這都給

IC

設計師帶來了極大的挑戰，一方面要應付工藝、複雜度提升帶來的設計難度挑戰，另外還要應付

time-to-market

帶來的效率壓力。

而熟悉IC設計的人都知道，過去十年中，IC設計中模擬驗證成本的增長速度遠高於設計成本。資料表明，包括工程師、軟體、硬體在內的驗證資源佔到整個前端設計的70%，而設計本身只佔30%，所以模擬驗證在整個積體電路行業當中的佔比會越來越高，而且隨著工藝的升級，所佔比還在提升（如上圖所示），所以要確保晶片高效開發，就要提升模擬驗證的效率。

5月31日，在電子創新網旗下芯英雄聯盟直播頻道舉辦的《EDA模擬最新趨勢和效率提升》線上直播活動中，華為資料儲存半導體行業解決方案架構師施鑽專和概倫電子研發副總裁方君分享了提升EDA模擬效率一些做法。

1、華為儲存四大舉措提升EDA模擬效率

施鑽專指出，目前，EDA模擬平臺面臨幾個困境，一個是面對混合型業務，儲存更容易成為瓶頸。這是因為

EDA模擬主要分前端業務和後端業務。前端業務主要以RTL編碼模擬為主，資料特點基本都是KB級別的小檔案，並且主要是8KB左右的檔案為主，超過60%以上都是元資料讀寫，這類場景針對儲存的要求就是更高的OPS效能訴求。後端業務，主要以綜合最佳化模擬、編譯網表及網表測試為主，主要是GB級別的大檔案寫場景，這類場景對儲存效能要求頻寬更高。

EDA模擬平臺面臨的另個困境是解決方案不匹配或者不會用

，表現在：

1、伺服器本地盤方案資源利用率低投資浪費，

表現為專案組間資源無法排程無法共享；Temp檔案增長迅速伺服器容量受限容易爆盤；無專業儲存企業特性，易用性差；資料安全無法保障等。

2、共享儲存方案選型不對、導致模擬效能差影響研發進度

。主要表現為分散式檔案系統分片機制只適合大檔案大頻寬場景、 萬億海量KB級小檔案效能不足，儲存時延高，模擬卡頓、Lustre等檔案系統需MDS等額外元資料節點伺服器，增加故障點、高負載下刪除時，EDA軟體卡頓等。

3、專業儲存不會規劃使用

，具體表現為不懂如何確保模擬業務不中斷、關鍵模擬任務高效執行、不懂如何確保高價值資料安全性？不懂如何實現業務安全隔離、不懂如何在有限的儲存空間實現價值最大化，這樣會導致資源利用率低、投資浪費等。

針對這樣的痛點，華為儲存是如何提升EDA模擬效率的呢？施鑽專表示華為儲存聯合IC設計企業在EDA設計模擬過程中的業務訴求，透過系列化的最佳化，打造半導體設計EDA儲存解決方案，大幅縮短EDA模擬週期。

概括起來，有四大舉措：

1、從儲存層面針對EDA場景8項最佳化提升模擬效能30%+

施鑽專表示

針對海量小檔案場景，可以透過小IO聚合滿條帶ROW連續寫來最佳化IO效能，同時也提升了SSD壽命。

針對大量的元資料操作，透過多項核心演算法，比如元資料的壓緊演算法，元資料的預取與淘汰演算法等，提升元資料操作效能。

元資料和資料獨立分割槽，有利於提升垃圾回收效率，消除效能瓶頸。

在硬體方面，華為儲存專門用了DTOE的智慧網絡卡，把協議從CPU解除安裝到網絡卡上，節約網絡卡快取到快取的複製時間。

CPU需要處理讀寫IO、GC、快照等其他特性，把讀寫IO優先順序排最高，這樣可以保障讀寫IO的時延最低。

華為儲存採用全域性共享的分散式檔案系統，基於目錄均衡打散，消除控制器的瓶頸，支援自動遷移熱點目錄到空閒控制器上，實現自動負載均衡。

華為儲存使用多核鯤鵬920 CPU，透過CPU智慧分割槽，綁核處理，避免跨CPU核跨控開銷，提升CPU的處理效率、降低時延。

EDA場景會有大量刪除Temp檔案的操作，華為儲存專門針對刪除操作做了CPU綁核處理，專核專用，確保高負載情況下Delete操作不卡頓。

2、全快閃記憶體介質升級，能效最佳化降低整體TCO

施鑽專表示

儲存介質主要分HDD機械硬碟以及SSD全快閃記憶體硬碟。以前大多數IC設計企業，會選擇採用1。2TB左右的HDD機械硬碟，透過好幾個硬碟櫃來堆儲存效能，但是這樣會導致機房空間、功耗大幅增高。目前越來越多的IC設計企業，尤其是一些先進製程的比如7nm、5nm晶片設計企業，為了效能需求會選擇SSD全快閃記憶體儲存。

從投入產出比看，SSD應用可以大大降低企業的運維成本，相比於傳統儲存需要配置幾十個磁碟機櫃、上萬塊HDD磁碟，SSD只需要幾個機櫃即可；SSD不僅在空間需求上優勢明顯，在能耗、運維成本上也非常突出：相對於HDD，在相同的容量下，SSD的電力能耗降低70%，空間佔用節省50%。在儲存系統中每更換1塊SSD，帶來的節能減排效果，相當於種了150棵樹，以及3360個普通家庭熄燈一小時。

3、儲存層豐富的企業軟體特性，幫助IC設計企業更好的管理資料提升效率

華為儲存提供了很多豐富的軟體特性，幫助IC設計企業更好的管理資料，提升工作效率。如多租戶特性可以用來確保資料安全隔離。

施鑽專表示EDA模擬臨時檔案較多，如果不做及時刪除，空間就會被快速消耗掉，影響到其他使用者，這個問題可以透過設定配額的方式來解決，確保儲存空間的有效利用。有些關鍵模擬為了不被其他任務擠佔掉儲存效能資源，會特別設定一個關鍵VIP任務的最低效能要求，來確保模擬任務高效完成。

海量小檔案一直都是EDA模擬場景的最大難題，華為儲存不是透過備份軟體對應用層掃描的方式來備份，而是透過底層的快照技術和非同步複製技術，來做到Disk to Disk的快速備份，可以有效提升幾倍甚至十倍的效能提升。

4、儲存層四級可靠為EDA模擬平臺平穩執行保駕護航

永遠線上的方案：透過業界唯一的NAS Active-Active雙活解決方案，確保單套儲存故障時不會影響生產。

永遠線上的系統：透過RAID TP可以容忍3塊硬碟同時失效，另外全快閃記憶體儲重構1TB時間只需要15分鐘，解決塊硬碟不影響生產的問題。

永遠線上的架構：透過Smart Matrix全互聯架構和獨有的SMB Failover功能，可以容忍單套儲存系統內單個引擎故障或者7個控制器故障，業務不中斷。

永遠線上的SSD：透過全域性磨損與反磨損，來提升SSD的使用壽命，降低IT運維人員壓力。

施鑽專特別指出華為儲存在海思EDA模擬平臺使用表明使用之後其前端業務OPS領先48% ，後端業務頻寬領先49%！

2、概倫電子如何提升EDA模擬效率？

方君認為可以透過三個方面提升EDA模擬效率，分別是檔案儲存、EDA演算法和算力資源。

檔案儲存體現在讀寫速度的不斷提升以便處理超大檔案、

高效能檔案IO以支援大量檔案同時操作以及檔案儲存空間的擴充套件以滿足資料量的不斷增加。

EDA演算法層面體現在EDA 模擬和驗證工具的不斷演進、更有效的數學演算法，比如矩陣求解、更智慧的電路結構檢測和分割槽技術、更好硬體結合，高效的CPU指令集、儲存管理等；

算力資源體現在多核伺服器的支援、計算機叢集的支援和速度最佳化、有效的任務分發和管理機制等。

他指出概倫電子提供的是融合上述三個要素的一站式模擬解決方案，從模擬工具到標準單元庫再到電路設計都有覆蓋。

如NanoSpice就是概倫電子推出的新一代大容量、高精度、高效能並行SPICE電路模擬器，覆蓋模組級類比電路到全晶片儲存器電路，特別對高精度類比電路和大規模後仿電路的電路模擬進行最佳化，同時滿足高精度、大容量和高效能的高階電路模擬需求。

NanoSpice Pro是一款概倫電子自主研發的FastSPICE電路模擬器，可滿足儲存器單元設計、儲存陣列和編譯器驗證、儲存器特徵化及全晶片驗證等所有需求，相比其它同類模擬器效能有較明顯提高。

而概倫電子的NanoYield良率導向設計平臺則可以用於電路良率分析和設計最佳化。

方君表示概倫電子的

NanoCell 是一款快速精確且易用的標準單元庫特徵化 EDA 工 具，它透過內建的 NanoSpice模擬器，採用先進的分散式並行架構技術和單元電路分析提取演算法，精確且高效的對單元電路進行時序、功耗及噪聲等特徵進行模擬與提取，提供友好易使用的介面，幫助使用者縮短產品開發週期。它支援

ARM/X86 環境。

此外他還強調，概倫電子建設有

基於ARM架構的計算服務中心，伺服器超過800臺，CPU超過10萬核，記憶體達800TB；伺服器本地儲存為10PB、 集中高速儲存：270TB，網路方面支援25G網路互連 ，最大100G頻寬 、支援全鏈路負載均負載。

他強調概倫電子會圍繞三大要素持續和改進以提升EDA模擬效率。

半導體工藝會不斷演進，未來EDA工具的重要性日益凸顯，隨著人工智慧、大資料的應用深入 ，EDA模擬效率將不斷提升，助力IC設計師設計出更復雜更高效能的IC產品。

未來，電子創新網芯英雄聯盟未來還將就EDA模擬資料的可靠性儲存、最佳實踐、新興技術應用等舉辦系列直播活動，敬請關注。