臺積電（TSMC）的1nm晶片製程技術正逐漸成形。在今年夏天公佈其與美國麻省理工學院（MIT）和國立臺灣大學（NTU）合作的結果後，臺積電據傳正計劃在桃園打造1nm晶圓廠。據悉，新的1nm晶片生產設施將落腳桃園龍潭科學園區，臺積電至今已在該科學園區經營兩座半導體封測廠。

圖1：MIT 、臺灣大學和臺積電的研究人員發現，2D材料與半導體金屬鉍（Bi）相結合可達到極低的電阻，克服實現1nm晶片的挑戰。（來源：NTU ）

除了該公司的3nm晶片將於今年第四季度進入量產，臺積電3nm製程節點的升級版—N3E也宣稱將在2023年下半年開始實現商用化生產。接下來，到2025年時在其位於新竹的寶山廠量產2nm晶片也備受期待。而相較於其3nm晶片，預計臺積電的2nm晶片處理速度可望提高10%至15%，同時功耗也可望降低25%至30%。

據悉，臺積電超越3nm製程節點的先進製造技術目前正處於“探路”（pathfinding）階段。然而，臺積電在1nm技術取得突破這一事實則是一大關鍵進展。

1nm技術突破

隨著半導體制程技術持續微縮，日益增加觸點的電阻，因此，臺積電和其他大型晶圓廠正致力於尋找具有極低電阻、可傳輸大電流且能用於量產的觸點材料。今年5月，臺積電宣佈與MIT和NTU合作開發1nm製程節點的關鍵材料，但早前也曾為此澄清說，這些突破性進展並不一定能很快地用於商業化晶片生產。

在MIT、臺灣大學和臺積電共同發表的研究論文中描述了由金屬誘導導電間隙而引發的製造挑戰，以及單層技術如何受到這些金屬誘導間隙的影響。此外，文中並建議採用後過渡金屬鉍和半導體單層過渡金屬二硫化物以縮減間隙的尺寸，從而生產出比以往更小尺寸的2D電晶體。

圖2：結合半導體金屬鉍電極與2D材料，有助於顯著降低觸點的電阻並增加電流傳導。（來源：NTU ）

這項突破涉及一系列新材料，使其可在晶片中建立單層或2D電晶體，從而透過與層數匹配的因子來微縮整體密度。

其他新型二維柵材料

二維材料，是指電子僅可在兩個維度的奈米尺度（1-100nm）上自由運動（平面運動）的材料，如奈米薄膜、超晶格、量子阱。以石墨烯為代表的二維層狀材料（two-dimensional layered materials，2DLMs）具有獨特的電學、光學、力學、熱學等性質，在電子、光電子、能源、環境、航空航天等領域具有廣闊的應用前景。

在石墨烯被發現後，由於二維過渡金屬硫族化合物（TMDCs）具有類似的結構，成為一種新型的類石墨烯材料。因此，除去石墨烯外，以過渡金屬硫族化合物為代表的有Mo

S2

、WS

2

、WSe

2

以及黑磷等材料，也被認為是2D材料。其中，研究最廣泛的是二硫化鉬MoS

2

。

臺積電和MIT的團隊已經採用包括二硫化鉬（MoS

2

）、二硫化鎢（WS

2

）和二硒化鎢（WSe

2

）等各種現有半導體材料，展現其所實現的低觸點電阻。理論上，與二硫化鉬相比，電子應該更快的穿過二硫化鎢（另一種 2D 材料）。但在英特爾的實驗中，二硫化鉬器件更勝一籌。

隨著基於Si的電晶體溝道越來越小，即使柵極上沒有電壓，電流也開始在其上洩漏。隨著每一代技術的發展，這種效應被稱為短溝道效應，情況也變得越來越糟，危害了進一步的柵極長度定標。當今的主流電晶體技術FinFET在某種程度上抵消了這種影響。在這種電晶體架構中，鰭狀溝道區可以做得更薄，並且柵極在不止一側上包圍溝道。這使得柵極電壓更容易控制基於Si的溝道內載流子的流動。即將到來的向奈米片電晶體的過渡，柵極現在四面八方圍繞著通道，進一步建立在這個想法的基礎上，提供了更好的靜電控制。但是，當縮放到3nm以上時，問題再次出現。這就是高機動性WS

2

和MoS

2

可以支援的地方。它們可以被構造成幾個甚至單個原子層，從而提供了提供非常薄的溝道區域的可能性。這極大地限制了電流流動的路徑，從而在關閉裝置時使電荷載流子更難洩漏。因此，它們有望實現最終的柵極長度縮放（10nm以下），而無需擔心短溝道效應。

使用非晶矽材料有助於實現小至1nm的電晶體。然而，正如臺積電研究人員坦言，在未來幾年內還不太可能匯入使用於1nm製程節點。然而，為了實現1nm製程幾何結構尋找合適電晶體結構與材料的任務本身已是一項令人振奮的進展。

*宣告：本文系原作者創作。文章內容系其個人觀點，我方轉載僅為分享與討論，不代表我方贊成或認同，如有異議，請聯絡後臺。