導讀：這項工作突破了長期以來阻礙碳管電子學發展的瓶頸，首次在實驗上顯示出碳管器件和積體電路較傳統技術的效能優勢，為推進碳基積體電路的實用化發展奠定了基礎。

一般認為，單壁碳奈米管（CNTs）可以製造小於10nm的積體電路，但這將需要在晶片上可擴充套件地生產緻密和電子純半導體奈米管陣列。因此，北京大學彭練矛教授與張志勇教授（共同通訊作者）開發了一種多重分散和分選工藝，獲得了極高的半導體純度和尺寸限制的自對準（DLSA）程式，其在10 cm的矽片上製備出排列整齊，每微米100到200個CNTs的密度可調的CNT陣列。同時在CNT陣列上製備的頂柵場效應電晶體（FETs）顯示出比柵極長度相近的商用矽氧化物半導體FET更好的效能，尤其是導通電流為1。3 mA/μm，創記錄的跨導為0。9mS，同時使用離子-液體柵極，保持了低室溫下閾值擺動小於90mV/10年，批次製備的頂柵五級環形振盪器的最大振盪頻率大於8 GHz。相關論文以題為“Aligned， high-densitysemiconducting carbon nanotube arrays for high-performance electronics”於2020年5月22日發表在Science上。

論文連結

https：//science。sciencemag。org/content/368/6493/850

現代積體電路（IC）的發展要求按比例縮放場效應電晶體（FETs），以提供更高的密度，效能和能效。具有高載流子遷移率的超薄半導體通道可在積極擴充套件的FETs中最大程度地減少短溝道效應。單壁碳奈米管（CNTs）的能量效率是傳統互補金氧半導體（CMOS）FET的10倍，原因在於電子傳輸是彈道的且具有出色的靜電效能。此外，在獨立的CNTs上構建的原型電晶體（柵極長度短至5 nm）在固有效能和功耗方面都優於Si CMOS電晶體。然而，實際效能超過Si CMOS FETs的CNT FETs在類似的技術上尚未實現，其使用的CNTs材料仍然遠遠不適合電子產品。作為高效能數位電子產品的基石，超大規模的CNT FETs應在溝道中包含多個半導體CNT，以提供足夠的驅動能力，需要高密度排列的半導體CNT陣列作為製造大規模IC的通道材料。

在本文中，作者根據一系列光譜表徵和電化學測試結果，報道了一種多重分散分選工藝，得到了一種直徑分佈為1。45±0。23nm、半導體純度>99。9999%的CNTs溶液，其中至少含有200萬個CNTs的1300個場效電晶體的電測量。同時開發了尺寸受限的自對準（DLSA）程式，以在4英寸（10 cm）的晶片上製備排列良好的CNT陣列，其可調密度範圍為100至200CNTs /μm，符合CNTs用於大規模（但非工業）積體電路製造的基本要求。基於DLSA處理的結構和工藝最佳化的A-CNT陣列的FET和積體電路顯示出比傳統的Si CMOS電晶體更優異的效能。

圖1。基於CNT FET的數字IC技術的電晶體結構和需要達到的目標

圖2。 A-CNT陣列的製備和表徵

圖3。基於A-CNT陣列的頂柵PETs的特性和基準

圖4。離子-液體柵極CNT陣列FETs

圖5。 CNT五級ROs的結構和特點

總而言之，作者透過結合多重分散分選和DLSA方法，發現了排列良好，高純度（優於99。9999％）和高密度（可在100至200CNTs /μm之間可調）的陣列CNTs可以在4英寸矽片上製備，並具有完整的晶片覆蓋率；這些CNT陣列滿足大規模製造數字IC的基本要求。使用DLSA製備的CNT陣列的初步演示表明，這些CNT陣列FETs和積體電路在幾個關鍵效能指標中的效能優於具有相似特徵長度的矽技術。（文：Caspar）

本文來自微信公眾號“材料科學與工程”。歡迎轉載請聯絡，未經許可謝絕轉載至其他網站。