電容引數該怎樣決定?電容怎樣選配?

01、電容的作用

濾波：輸入的電源高頻雜波和本電路對外的高頻雜波。原理就是低阻抗流入地，要求是雜波頻率區間的低ESR（相對低就行），其他區間可以高ESR（最好也低）。

儲能：在輸入電流突然增大時（輸出電流需求增大），提供短時間電流，抑制電壓突變，原理就是電容儲能，電壓不能突變，要求諧振點的低ESR。

紋波控制：DCDC電源（DCDC是紋波+噪聲，LDO是噪聲）。紋波電流：開關頻率和電感。紋波電壓：紋波電流和電容ESR。

環路影響：LDO電源，與輸出電容容量及ESR有關（可能變成三角波或正弦波）。DCDC電源，與電感容量、反饋電阻（及前饋電容）、輸出電容容量及ESR有關。

PS：位置上分旁路和去耦。功能上分濾波和儲能。

02、電容的選擇

類別：類別不同，ESR和各項引數不同。

二類陶瓷：X7R，X5R。X：低溫-55，7：高溫+125，5：高溫+85，R：溫變15%。鉭電容低ESR。鋁電解耐衝擊。

封裝：封裝不同，ESL不同。

容量：容量不同，容值不同。

03、電容的佈局

去耦半徑（濾波半徑）：0-1/4波長距離內能夠有效補償（補償和擾動符號相反），濾波和儲能都要滿足這個距離。

放置順序：對於輸出和輸出來說，都是先大後小，實際就是要考慮，到底去耦哪個位置（即濾哪個位置的波，儲那個位置的能）。

電容過孔：兩側打孔或一側打孔（垂直方向），減小回路電感。不要共用用過孔。

輸出電容和下一級輸入電容：分清楚作用和各自的職責（負載哪個晶片）。

04、一些經驗

高頻電容（容值小）的去耦半徑小，需要靠近晶片管腳。

0。1uF電容去耦半徑，取1/4波長，有12inch，取1/40，有1。2inch，約3cm。

0。1uF電容基本是板級系統設計的最小電容，再小的電容依靠電源地平板電容及封裝內的濾波電容甚至是Die電容。

0。1uF的電容，考慮了安裝電感之後，諧振頻率點基本都在10~15M之間，濾除噪聲的作用範圍有限。

該內容是小編轉載自網路

，僅供學習交流使用，如有侵權，請聯絡刪除。如果你還想了解更多關於電子元器件的相關知識及電子元器件行業實時市場資訊，

敬請關注微信公眾號 【上海衡麗貿易有限公司】