近幾年，作為延續摩爾定律的Chiplet成為半導體產業的熱點技術。

智通財經APP獲悉，繼2021年Chiplet標準立項之後，在12月16日“第二屆中國互連技術與產業大會”上，首個由中國積體電路領域相關企業和專家共同主導制定的《小晶片介面匯流排技術要求》團體標準正式透過工信部中國電子工業標準化技術協會的審定併發布。

據悉，這是中國首個原生Chiplet技術標準，對於中國積體電路產業延續“摩爾定律”，突破先進製程工藝限制具有重要意義。

在中美半導體產業博弈不斷升級的情形下，我國半導體在先進製程方面任重道遠。由於Chiplet可以在製程稍落後的情況下實現等同於更先進製程的效能表現，進而Chiplet或將為國內在晶片先進製程方面提供一個較為可行的突破口。

據瞭解，Chiplet又稱芯粒或者小晶片，它是將一類滿足特定功能的die（裸片），透過die-to-die內部互聯技術實現多個模組晶片與底層基礎晶片封裝在一起，形成一個系統晶片，以實現一種新形式的IP複用。

目前，主流系統級單晶片（SoC）都是將多個負責不同型別計算任務的計算單元，透過光刻的形式製作到同一塊晶圓上。

比如，旗艦級的智慧手機的SoC晶片上，基本都集成了CPU、GPU、DSP、ISP、NPU、Modem等眾多的不同功能的計算單元，以及諸多的介面IP，其追求的是高度的整合化，利用先進製程對於所有的單元進行全面的提升。

而Chiplet則與之相反，它是將原本一塊複雜的SoC晶片，從設計時就先按照不同的計算單元或功能單元對其進行分解，然後每個單元選擇最適合的半導體制程工藝進行分別製造，再透過先進封裝技術將各個單元彼此互聯，最終整合封裝為一個系統級晶片組。

隨著晶片製程的演進，由於設計實現難度更高，流程更加複雜，晶片全流程設計成本大幅增加，“摩爾定律”日趨放緩。在此背景下，Chiplet被業界寄予厚望，或將從另一個維度來延續摩爾定律的“經濟效益”。

具體來看，Chiplet有三大優勢：一是降低成本。比如The Linley Group的白皮書《Chiplets Gain Rapid Adoption：Why Big Chips Are Getting Small》中直接提出，Chiplet技術可以將大型7nm設計的成本降低高達25%；在5nm及以下的情況下，節省的成本更大。

二是提高晶片製造的良品率。晶片的良品率與晶片的面積有關，隨著芯片面積增大，良品率會下降。透過Chiplet設計將大晶片分成更小的晶片可以有效改善良率，同時也能夠降低因為不良率而導致的成本增加。

三是降低設計的複雜度和設計成本。因為如果在晶片設計階段，就將大規模的SoC按照不同的功能模組分解為一個個的芯粒，那麼部分芯粒可以做到類似模組化的設計，而且可以重複運用在不同的晶片產品當中。這樣不僅可以大幅降低晶片設計的難度和設計成本，同時也有利於後續產品的迭代，加速產品的上市週期。

總的來說，Chiplet技術能將採用不同製造商、不同製程工藝的各種功能晶片像搭樂高積木般進行組裝，從而實現更高良率、更低成本。

近年來，眾多晶片巨頭廠商嗅到了這個領域的市場機遇，開始紛紛入局Chiplet。

今年年初，由AMD、Arm、ASE、英特爾、高通、三星和臺積電等半導體廠商以及Google Cloud、Meta、微軟等十餘家科技行業巨頭髮起的通用小晶片互聯（UCIe）產業聯盟正式成立。UCIe是一個開放的產業聯盟，旨在推廣UCIe技術標準，構建完善生態，使之成為異構封裝小晶片（Chiplet）未來片上互聯標準。

此前，多家中國大陸半導體公司也加入了UCIe聯盟，包括芯原股份、芯耀輝、芯雲凌、芯和半導體、奇異摩爾、牛芯半導體、燦芯半導體、憶芯科技、OPPO等，阿里巴巴更是成為首家當選UCIe產業聯盟董事會成員的中國大陸企業。

市場規模方面，根據Omdia（網際網路資料資訊網）資料顯示，預計2024 年全球Chiplet 晶片市場規模將達到58億元，2035年全球市場規模有望突破570億美元。目前Chiplet仍處於起步階段，各國的技術差距並不大，後期成長空間巨大，同時由於Chiplet底層封裝技術不斷突破和普及，將進一步促進其未來市場不斷擴大。

信達證券認為，隨著Chiplet技術生態逐漸成熟，國內廠商透過自重用及自迭代利用技術的多項優勢，推動各環節價值重塑。產業鏈優質標的將在激增需求下獲得嶄新業績增長空間，看好IP/EDA/先進封裝等環節優質標的受益於Chiplet浪潮實現價值重估。

投資機會上，中航證券建議關注國內平臺化的IP供應龍頭芯原股份，積極佈局2。5D封裝技術的國芯科技，以及國內EDA供應商華大九天、概倫電子、安路科技、廣立微。